# 低消費電力のフラッシュ FPGA に最適化した ARM コア M1AGL250/M1AGL600/M1AGLE3000

米国 Actel 社は,主に携帯機器への搭載を 狙った低消費電力のフラッシュ FPGA 「IGLOO/IGLOOeファミリ」に最適化した ARM コア「Cortex-M1」の提供を開始した. FPGA ユーザは, Cortex-M1 対応品種の FPGA を使えば,ライセンス料,ロイヤリ ティ共に無償で利用できる、IGLOO/ IGLOOeファミリのCortex-M1対応品種と して、「M1AGL250」、「M1AGL600」、 「M1AGLE3000」がある. フラッシュ FPGA とは、フラッシュ・メモリ・セルをプログラ ム素子として利用する FPGA である. SRAM ベースの FPGA と異なり, 外付けの コンフィグレーションROM を必要としない.

Cortex-M1は, Thumb2命令セットに 対応した小規模の ASIC 向けコア「Cortex-M3」と機能互換性がある. IGLOO に本 CPU コアを実装した場合,最大39MHzで 動作する.実装に必要な論理ブロック数は 4.435 タイル . Actel 社の IP コア管理ツー ル「CoreConsole」を使用してコアのデータ を入手(ダウンロード)し,機能をカスタマ イズする.ソフトウェア開発には, Actel 社のソフトウェア開発ツールである「Soft Console」を利用する.また,市販のARM

表1 Cortex-M1 対応IGLOO の概要

型名	M1AGL	M1AGL	M1AGLE
	250	600	3000
システム・ ゲート数	25万	60万	300万
タイル数 (DFF数)	6,144	13,824	75,264
RAM 容量	36K	108K	504K
	ビット	ビット	ビット
フラッシュ・	1K	1K	1K
メモリ容量	ビット	ビット	ビット
PLL数	1	1	6
I/Oバンク数	4	4	8
	VQ100 ,	FG144 ,	FG484 ,
パッケージ	FG144	FG256 ,	FG896
		FG484	

マイコン向けの開発ツールも利用できる. FPGA の開発には、「Libero 8.0 SP1B」以 降を使用する.さらに,開発キットも用意 される.

M1AGI 600 はすでに出荷を開始してい る.そのほかの品種は2008年前半に出荷 を開始する予定である.

3.70 **ドル**(M1AGL250, 大量購入時の単価) 7.95 **ドル** M1AGL600 , 大量購入時の単価 ) 365 ドル(開発キット)

# アクテルジャパン株式会社

TEL 03-3445-7671 japan@actel.com http://www.jp.actel.com/

# ARM のマルチコアを搭載したカーナビ向けシステムLSI NaviEngine

NEC エレクトロニクスは、ARM のマル チコアである「MPCore」を搭載したカー・ ナビゲーション・システム向け LSI「Navi Engine」を発売した.交通経路の位置案内 やワンセグ放送受信,道路状況などの画像 認識を同時に実行できる.

MPCore は ARM11 コアを 4 個搭載する プロセッサ・コアである. NECエレクト ロニクスと ARM 社が共同で開発した.最 高動作周波数は400MHz. - つの ARM11



写真1 NaviEngine の外観

コアの処理性能は480MIPS, MPCore全 体では1920MIPS . 2次元と3次元の描画 を高速化するグラフィックス IP コア「SGX 535 を内蔵しており,最大1500万ポリゴ ン/s で描画できる.

外部インターフェースとして, SATA (Serial Advanced Technology Attachment) インターフェース, ATAPI(AT Attach ment Packet Interface )インターフェース, UART( Universal Asynchronous Receiver Transmitter)インターフェース,SDカー ド・インターフェース, CompactFlash カー ド・インターフェース,ビデオ・キャプチャ 用インターフェース, TS( Transport Stream ) インターフェースなどを備える.

動作電圧は1.0Vまたは1.8V,3.3V. パッケージの外形寸法は27mm x 27mm x 2.55mm . パッケージは720 ピンの FC-BGA(Flip-chip Ball Grid Array).



写真2 動画の再生,3次元グラフィックス描 画,白線の検出, Windows CE 6.0 の動作時 の画面を同時に処理するデモンストレーション

#### 価格

9,000円(サンプル価格) 連絡先

NEC エレクトロニクス株式会社

TEL 044-435-9494

info@necel.com

http://www.necel.com/index\_j.html

### 1148 ピンの Virtex-4 を搭載した小型の開発ボード XCM-202

ヒューマンデータは,1148 ピンの FPGA を搭載する評価・開発ボード「XCM-202」



写真1 XCM-202 **の外観** 

を発売した. 基板の外形寸法は,54mm x 86mmと小さい.FPGAとして,米国 Xilinx 社の Virtex-4 LX のうち ,「XC4VLX 40 ], 「XC4VLX60 ], 「XC4VLX80 ], 「XC4VLX100」,「XC4VLX160」のいずれか を搭載できる.

FPGAのほか,256MビットのSDRAM (米国 Micron Technology社の「MT48 LC16M16」)や256KビットのFRAM(米 国 Ramtron International 社の「FM18L 08」), コンフィグレーション ROM( Xilinx 社の「Platform Flash PROM」), 電源回路

を搭載する.ボードへは3.3Vの電源供給が 必要.304本のI/Oピンを拡張コネクタ部 に引き出している.環境規格であるRoHS 指令に対応している.

価格 下記に問い合わせ 連絡先 有限会社ヒューマンデータ TEL 072-620-2002

http://www.hdl.co.jp/

### カーナビや安全走行支援周辺機器向けのSH-4Aプロセッサ SH77650

ルネサス テクノロジは, カー・ナビゲー ション・システムや安全走行支援周辺機器 向けのSH-4A プロセッサ「SH77650」を発 売する.日立製作所が開発した画像認識処 理回路を搭載する.これは,カメラなどで 撮影した画像データをもとに、走行環境を 認識するために必要な画像処理を行う回路 である.走行レーンの認識や先行車の検 知・追跡などを行うプログラムを複数同時 に,かつリアルタイムに実行できる.

CPU コアである SH-4A の動作周波数は 最大300MHz,処理性能は540MIPS ( Million Instructions per Second ). CPU コアの内部に16KバイトのRAMを備える. また,オンチップ・バスを介して256Kバ イトのRAM ブロックと接続する.32Kバ イトの命令キャッシュと32K バイトのデー タ・キャッシュを備える.

さらに,最大300MHzで動作する浮動小 数点演算器(FPU: Floating-point Processing Unit )を内蔵する、単精度と倍 精度の演算に対応する.単精度の場合の浮 動小数点演算性能は2.1GFLOPS(Giga Floating-point Operations per Second ).

電源電圧は,コア部が1.2V,I/O部が 3.3V と2.5V. パッケージは,外形寸法が 19mm × 19mm の 376 ピン BGA . 2007 年 11月にサンプル出荷を開始する.

#### 価格

6,000円(サンプル価格) 連絡先

株式会社ルネサス テクノロジ TEL 03-5201-2949

csc@renesas.com http://japan.renesas.com/

### HD ビデオのワイヤレス伝送に利用できるJPEG2000 ビデオ CODEC LSI **ADV216**

Analog Devices社は, JPEG2000のビ デオ圧縮規格に基づいたビデオ CODEC LSI「ADV216」を発売した.本LSIは, HD( High Definition )ビデオのワイヤレス 伝送( 例えば UWB や IEEE 802.11n などに よる伝送)に利用できる. JPEG2000の CODECは, MPEGベースのCODECと比 較して,ブロック・ノイズを低減できる. また,エラー耐性も改善される.インター フェースとして, HDMI および Wireless for HDMI に対応する.

同社は, HDTV( High Definition Televi

sion )を含む高品質 AV 機器向け製品のブラ ンド「Advantiv」も併せて発表した.Ad vantiv には設計サポート, およびオーディ オ,ビデオ,ディスプレイ,HDMI 準拠の

写真1

の外観

ADV216



接続機能などが含まれる. Advantiv 製品 として, ADV216のほかに, オーディオ・ プロセッサ「ADAV43x2」,「ADAV 43x2」や, D級オーディオ・アンプ「ADA U1590, 「ADAU1592」, 「ADAU1513」 なども発表した.

### 価格

17.35 ドル(1,000 個購入時の単価) 連絡先

アナログ・デバイセズ株式会社

TEL 03-5402-8291 http://www.analog.com/jp/

# 携帯電話向けのバッテリ残量管理IC bg27500

米国 Texas Instruments 社は,携帯電話 などに組み込むバッテリ残量管理 IC「ba 27500」を発売した.バッテリ残量を99% の精度で予測できるという.これまでノー ト型パソコンのバッテリ残量管理に用いて いた技術を利用して,携帯電話向けのICを 開発した.

バッテリは劣化(電気容量が縮小)してく ると,残量が少なくなったときに急激に電 圧が降下する.従来の携帯電話のバッテリ 残量管理は,単純にバッテリ・セルの端子 電圧を計測し,残量を大まかに予測して管 理しているものが多かった.このため,正 確な残量を把握することが難しかった.

同社は,バッテリ残量計測に「Impe dance Track」という方式を用いている. これは,電流と電圧をモニタして端子電圧 とインピーダンスの関係から充電量を解析 する方式である.同社は,この方式を用い たノート型パソコン向けのバッテリ残量管 理ICを2005年ころから出荷しており, ノート型パソコンの市場で約60%のシェア があるという.

本ICは,1セルのLiイオン・バッテリの

データを計測し,バッテリ残量やバッテリ の動作時間を予測する.また,予測した放 電曲線と残りの充電量との誤差を学習し、 補正を行う.外形寸法は2.5mm x 4mm. パッケージは12ピン SON(Small Outline Non-leaded Package).

### 価格

1.35 ドル (1,000 個購入時の単価) 連絡先 日本テキサス・インスツルメンツ株式会社 http://www.tij.co.jp/pic/

# UltraSPARC T2 プロセッサを搭載した Sun SPARC Enterprise サーバ SPARC Enterprise T5120/T5220

米国 Sun Microsystems社と富士通は, 初めてUltraSPARC T2プロセッサを搭載し たサーバ製品「SPARC Enterprise T5120」 と「SPARC Enterprise T5220」を発売した. 出荷開始は2007年11月下旬を予定. Sun ブ ランドと富士通ブランドで両方で販売され る.両機種はラック型であり、「T5220」は8 コア,64スレッドで1.4GHz動作のUltra SPARC T2プロセッサを「T5120」は4コア. 32スレッドで1.2GHz動作, または8コア, 64 スレッドで 1.4GHz 動作の SPARC T2プロセッサを搭載する. OS は Solaris

10 OS 8/07 がプリインストールされている.

UltraSPARC T2プロセッサは,2007年 8月に出荷されたマルチコア・プロセッサ である. Sun Microsystems社は同プロ セッサを「64 SoC( Systems on a Chip )」 と呼んでいる.同プロセッサの各コアは, 浮動小数点演算ユニット(FPU)と暗号化 処理ユニット(SPU)を内蔵する.また,本 プロセッサは 10G ビット Ethernet 回路や PCI Express インターフェース回路を備え る. さらに, OS とアプリケーション・ソ フトウェアの実行領域を分割できる「LD

oms(Logical Domains)」, 1インスタンス で最大4000のアプリケーションを動かせる 「Solarisコンテナ」といった二つの仮想化 技術を導入している.

#### 価格

971,000 円から SPARC Enterprise T51 20,税別) 1,086,000 円から SPARC Enterprise T52

#### 20,税別) 連絡先

サン・マイクロシステムズ株式会社 TEL 03-5717-5000 http://jp.sun.com/

## マルチコア・プロセッサ対応リアルタイムOS eT-Kernel Multi-Core Edition

イーソルは,マルチコア・プロセッサ対 応リアルタイム OS「eT-Kernel Multi-Core Edition」のスケジュール機能を拡張した. 本OSは, T-Engine フォーラムが標準化し たマルチプロセッサ対応 T-Kernel( MP T-Kernel)の仕様に基づいている.

同社の従来製品は,対称型と非対称型の 両マルチプロセッサ構成に対応した二つの スケジューリング・モード「True SMP Mode(TSM)」と「Single Processor Mode (SPM)」を備えていた.

今回の機能拡張では, さらに二つのモー

F Single Processor Mode on TSM cores (SPM on TSM)」と「Serialize threa ds on TSM cores (SRL on TSM)」を追 加し,合計四つのモードとなった.

「SPM on TSM」は, TSM下でプログラ ムを実行する複数のコア(TSMコア)の中 から,プログラムが動作する CPU コアを 開発者が指定できる.「SRL on TSM」は, TSM 下でプログラム内の一つのタスクの みを実行する.プログラムが動作するCPU のコアについてはOSが選択する. つまり 一度に二つ以上のタスクが同時に実行され

ることはなく,一つ一つ順番に(シリアル に)実行される.

四つのスケジューリング・モードを利用 することで,より柔軟なシステム設計が可 能となる.さらソフトウェア資産の再利用 性が向上するという.

### 価格

下記に問い合わせ 連絡先

イーソル株式会社

TEL 03-5302-1360 http://www.esol.co.jp/